Customer portal

Meldung

Direktkontakt

CAE-Beratung/Verkauf T +41 (0)52-368 01-01 info@cadfem.ch

Anwendersupport T +41 (0)52-368 01-28 support@cadfem.ch

Seminarberatung T +41 (0)52-368 01-07 seminar@cadfem.ch

Direktkontakt

Sie befinden sich hier:  Aktuelles  ›  Meldungen   ›  Der ANSYS Webinar-Tipp: Versorgungsintegrität für dreidimensional integrierte Schaltkreise

10.07.2017

Der ANSYS Webinar-Tipp: Versorgungsintegrität für dreidimensional integrierte Schaltkreise

Wir laden Sie ein zum Technologie-Webinar „System Level Chip-Package-System (CPS) Power Integrity Co-analysis Solutions for 3DICs“ von ANSYS, Inc. Die Live-Veranstaltung findet statt am 11. Juli 2017 um 15:00 Uhr (MESZ), die Teilnahme ist natürlich kostenlos.

Das Design von dreidimensional integrierten Schaltkreisen weist eine Menge technischer Herausforderungen auf. Im gesamten Prozess vom Entwurf bis zur Belichtung können Simulationswerkzeuge von ANSYS helfen, das Stromversorgungsnetzwerk über alle Skalierungsstufen – vom Chip über die Platine bis zum System – im Zusammenspiel zu bewerten. Die integrierte Betrachtung dieser verschiedenen Stufen ist die Voraussetzung für eine geringe Rauschleistung und ein zuverlässiges System.

Lernen Sie in diesem Webinar, wie Sie den Schritt von einer traditionellen, entkoppelten Entwicklung von Chips, Platinen und Systemen hin zu einer integrierten Produktentwicklung  gestalten können.

 

ANSYS, Inc. Webinar

„System Level Chip-Package-System (CPS) Power Integrity Co-analysis Solutions for 3DICs“
Dienstag, 11. Juli 2017, 15:00 Uhr (MESZ)
Das Webinar findet in englischer Sprache statt.

 

Zur Anmeldung bei ANSYS, Inc

 


 

Original-Beschreibung des Webinars

ANSYS Webinar - System Level Chip-Package-System (CPS) Power Integrity Co-analysis Solutions for 3DICs

3DIC design has plenty of technical challenges, from design setup to tape-out, due to its complexity. In particular, seamlessly connecting a power delivery network (PDN) from a voltage regulator module (VRM) through a board, package and interposer to a chip directly impacts the 3DIC performance. A minor error can cause significant performance degradation. Only a fully integrated power integrity analysis solution can predict potential power noise and prevent unexpected performance issues. However, in reality, all components of a 3DIC are implemented in silos, and conventional co-analysis methodologies do not cater to this silo approach. Join us for this webinar in which we will address the technical challenges of 3DIC power integrity analysis and propose a comprehensive CPS-integrated co-analysis solution based on ANSYS products. The proposed solution will include a chip model creation encompassing multiple dies; PDN parasitic extraction of the interposer, package, and board; seamless connection of all PDN channels; and AC and transient analyses.

 

ANSYS, Inc. Webinar

„System Level Chip-Package-System (CPS) Power Integrity Co-analysis Solutions for 3DICs“
Tuesday,  July 11th, 2017, 15:00 Uhr (MESZ)
Webinar will be held in English.

 

Register at ansys.com

 

 

Ihr Einstieg in die Simulation

Ihr Einstieg in die Simulation

  • Simulation einführen ohne Risiko
  • In vier Schritten zum erfolgreichen Einsatz
  • Begleitung über den gesamten Prozess
Mehr
Info-Veranstaltungen

Info-Veranstaltungen

  • Kompakt und kostenlos informieren
  • Zahlreiche Simulations-Themen
  • Präsenz- und Online-Veranstaltungen
Mehr